

(2) Japanese Patent Application Laid-Open No. 10-055627 (1998):
"SYNC CIRCUIT"

The following is an English translation of the description at page 1.

[Abstract]

[Problems to be Solved] To obtain a sync circuit which can secure synchronization even when a sync signal is absent because of a noise and the like, and detect a proper sync signal without delay.

[Solving Means] As shown in Fig. 7, a sync signal detecting portion 2a detects a frame sync signal to output the type among SY0 to SY7. A sync signal type encoder 23 encodes this, and a latch circuit 24 latches this code at the timing of detecting the frame sync signal. A sync number encoder 25b checks the continuity of the sync signal, the sync number counter 26 decides whether to load an output of the sync number encoder 25b or to count up, and an comparator 41, an up · down counter 42, a zero detector 43 determine a load condition of the sync number counter 26. A sector head is decided by a sector head detecting portion 27, and a frame sync signal that was detected at that time and sync-secured is a sector sync signal.

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平10-55627

(43) 公開日 平成10年(1998) 2月24日

(51) IntCl.⁶

G 1 1 B 20/14

識別記号

3 5 1

庁内整理番号

9463-5D

F I

G 1 1 B 20/14

技術表示箇所

3 5 1 Z

審査請求 未請求 請求項の数 6 O L (全 12 頁)

(21) 出願番号 特願平8-210027

(22) 出願日 平成8年(1996) 8月8日

(71) 出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72) 発明者 木津 直樹

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(72) 発明者 八嶋 昇

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(72) 発明者 杉山 和宏

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(74) 代理人 弁理士 宮田 金雄 (外3名)


最終頁に続く

(54) 【発明の名称】 同期回路

(57) 【要約】

【課題】 ノイズなどが原因で同期信号が欠落した場合でも同期を保護できるとともに、正しい同期信号を迅速に検出できる同期回路を得る。

【解決手段】 同期信号検出部 2 a はフレーム同期信号を検出して、SY0~SY7のどのパターンかを出力する。同期信号タイプ符号化器 2 3 はこれを符号化し、ラッチ回路 2 4 はこの符号をフレーム同期信号検出のタイミングでラッチする。同期ナンバー符号化器 2 5 b は同期信号の連続性をチェックし、同期ナンバーカウンタ 2 6 はこのチェックの結果から同期ナンバー符号化器 2 5 b の出力をロードするか、カウントアップするかを決め、比較器 4 1、アップ・ダウンカウンタ 4 2、零検出器 4 3 は同期ナンバーカウンタ 2 6 のロード条件を決定する。セクタ先頭検出部 2 7 によりセクタ先頭が判定され、その時に検出された同期保護をかけられたフレーム同期信号がセクタ同期信号である。



1

【特許請求の範囲】

【請求項 1】 各フレームが、データと区別可能な特定パターンをもつフレーム同期信号とが連続して配置されているデジタル入力信号をパラレルデータに変換するシリアル-パラレル変換手段と、
前記パラレルデータから前記フレーム同期信号を検出してフレーム同期検出信号を出力する同期検出手段と、
前記フレーム同期信号が欠落して検出できない場合に、クロックパルスを計数して内挿同期検出信号を発生する第 1 のカウンタと、
前記第 1 のカウンタからの出力により特定の幅を持つ窓を出力する窓発生手段と、
この窓内に前記フレーム同期検出信号または前記内挿同期検出信号のいずれかが検出された場合のみ、この検出信号を前記第 1 のカウンタのリセット信号として出力する第 1 のゲート回路と、
前記窓のオン・オフを制御する状態遷移制御手段と、
前記窓オンの時のみ窓出力を有効にする第 2 のゲート回路と、
前記窓オフの場合には前記同期検出手段により検出された前記フレーム同期検出信号をそのまま出力する第 3 のゲート回路とを備えた同期回路。

【請求項 2】 前記フレーム同期検出信号をリセット信号として用い、クロックパルスを計数して 1 フレームを計数する毎に出力を変化させる第 2 のカウンタと、
前記フレーム同期検出信号と前記第 2 のカウンタの出力とが一致したときのみ、フレーム同期検出信号と判断する第 4 のゲート回路とを備えた請求項 1 記載の同期回路。

【請求項 3】 前記フレーム同期検出信号の判断手段を、請求項 1 記載の手段によるか、または請求項 2 記載の手段によるかを外部から選択する選択手段を備えたことを特徴とする請求項 2 記載の同期回路。

【請求項 4】 各フレームが、複数パターンのフレーム同期信号とデータとの連続であって、前記フレームがある一定の配列をもって配置されて 1 セクタを構成し、かつ各セクタの先頭に配された前記フレーム同期信号をセクタ同期信号とするデジタル入力信号をパラレルデータに変換するシリアル-パラレル変換手段と、
前記パラレルデータから前記フレーム同期信号を検出し、さらにその同期信号のタイプを検出する同期信号タイプ検出回路と、
前記同期信号タイプ検出回路で検出された同期信号のタイプを符号化する第 1 の符号化手段と、
前記第 1 の符号化手段から 1 フレーム前に出力された符号を保持する第 1 の符号保持手段と、
前記第 1 の符号化手段と前記第 1 の符号保持手段とから出力される 2 つの符号の組合せから前記フレーム同期信号がセクタ内で何番目であるかを判断し、この判断結果を符号化する第 2 の符号化手段と、

2

前記第 2 の符号化手段の出力をロードするか、またはカウントアップする第 3 のカウンタと、
前記第 3 のカウンタの出力からセクタ先頭を判定するセクタ先頭判定手段とを備え、
前記フレーム同期検出信号と前記セクタ先頭判定手段の出力結果とから前記セクタ同期検出信号を得るように構成した同期回路。

【請求項 5】 時間軸で連続して検出された同期信号を前記第 1 の符号化手段で符号化し、同期信号タイプ検出回路から出力される同期信号タイプを複数の符号保持手段により保持し、この保持した複数の符号化された同期信号タイプの組合せから、検出された前記フレーム同期信号がセクタ内で何番目であるかを判断して符号化する第 3 の符号化手段と、
前記第 3 の符号化手段からの出力をロードするか、またはカウントアップする前記第 3 のカウンタと、
前記第 3 のカウンタの出力からセクタ先頭を判定するセクタ先頭判定手段とを備え、
前記フレーム同期検出信号と前記セクタ先頭判定手段の出力結果とから前記セクタ同期検出信号を得るように構成した請求項 4 記載の同期回路。

【請求項 6】 各フレームが、複数パターン of フレーム同期信号とデータとの連続であって、前記フレームがある一定の配列をもって配置されて 1 セクタを構成し、かつ各セクタの先頭に配された前記フレーム同期信号をセクタ同期信号とするデジタル入力信号をパラレルデータに変換するシリアル-パラレル変換手段と、
前記パラレルデータから前記フレーム同期信号を検出し、さらにその同期信号のタイプを検出する同期信号タイプ検出回路と、
前記同期信号タイプ検出回路で検出された同期信号のタイプを符号化する第 1 の符号化手段と、
前記第 1 の符号化手段から 1 フレーム前に出力された符号を保持する第 1 の符号保持手段と、
前記第 1 の符号化手段と前記第 1 の符号保持手段とから出力される 2 つの符号の組合せから前記フレーム同期信号がセクタ内で何番目であるかを判断し、この判断結果を符号化する第 2 の符号化手段と、
前記第 2 の符号化手段の出力をロードするか、またはカウントアップする第 3 のカウンタと、
前記第 3 のカウンタの出力からセクタ先頭を判定するセクタ先頭判定手段と、
前記第 3 のカウンタへのロード条件を制御する制御手段とを備え、
前記フレーム同期検出信号と前記セクタ先頭判定手段の出力結果とから前記セクタ同期検出信号を得るように構成した同期回路。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 この発明は、デジタルデー

タ再生装置に関し、特に光ディスクなどの再生信号処理回路に用いて、ディジタル入力信号に含まれる同期信号の検出と、同期信号が欠落した場合やノイズにより疑似同期信号が発生した場合の同期保護を行い得る同期回路に関する。

【0002】

【従来の技術】ディジタルデータ再生装置でデータ再生を行うには、まずディスクなどの記録媒体から、光ピックアップにより再生信号が読み取られ、この再生信号は増幅器で増幅されて波形等価器でディジタル信号に変換され、同期検出回路により同期信号が検出されてデータとの同期がとられる。

【0003】コンパクトディスク（CD）の場合、ディスク上に記録されるディジタル情報はEFM(eight to fourteen Modulation)変調を受けて、所定のフォーマットに従ってフレーム内に配列されており、1フレームは先頭に配置されたフレーム同期信号、複数のオーディオ情報ワード、および誤り訂正用のビットを含み、全体として、588チャンネルビットにより構成される。フレーム同期信号は24チャンネルビットからなり、他の情報と区別できるように特定のパターンを有している。フレーム同期信号は、情報を再生する際、フレーム分割と、フレーム内のデータを所定の単位で分割するための制御信号を発生するために用いられる。同期検出回路はディスク上の傷などによる同期信号の欠落などにも対処できるよう、通常、同期信号を補間する機能を持つ同期保護回路を含んでいる。

【0004】また、新たな情報メディアとして注目されているディジタル・ビデオ・ディスク（DVD）は大容量を実現しており、コンピュータ分野でも大きな期待がもたれている。その読み出し専用メモリであるDVD-ROMは、各フレームの先頭に配置された32チャンネルビットからなるフレーム同期信号（SY0～SY7）は特定のパターンを有しており、ある決まった配列に従って配置されて、1セクタを構成している。1セクタは26フレームからなり、セクタの先頭に配置されるフレーム同期信号を特に、セクタ同期信号という。DVDの再生には、フレーム同期信号の検出およびセクタ同期信号の検出と保護が必要である。

【0005】図8は従来技術の一例として、コンパクトディスク（CD）に見られる同期信号検出回路と同期保護回路を含む同期回路を示す図、図9はその動作説明のためのタイミング図である。図8において、入力端子101に印加された同期信号を含む1フレームNビットの入力信号は、ディスクからの再生信号に含まれるクロック成分を検出する図示していないPLL回路に基づいて生成されるクロックと共に同期信号検出回路103に印加されて同期信号を検出するクロックは1フレーム毎にクロック端子102に印加される。同期信号検出回路103の出力はゲート104に接続され、そこではクロッ

クを分周し、1/N分周器（N進カウンタ）105のリセット端子に接続される。1/N分周器105の出力は窓発生器106に接続され、この出力はゲート104の出力によりリセットされるカウンタ107に接続される。セクタ108は窓発生器106またはカウンタ107の出力をゲート104の制御端子に接続する。1/N分周器105の出力は出力端子109に接続される。

【0006】この同期回路では、同期信号検出回路103は同期信号を検出し、ゲート104に出力する。ゲート104はセクタ108に応じて同期信号検出回路103の同期検出信号の1/N分周器105への供給を制御する。1/N分周器105はゲート104の出力が“H”になる毎にリセットされ、クロックのNビット毎にフレーム同期制御信号を出力端子109に出力する。窓発生器106は分周器105がフレーム同期制御信号を出力してから次のフレーム同期信号が出力されるはずのNビット目の前後数ビットの間その出力を“H”に、つまり、窓を生成し、セクタ108を介してゲート104を導通させる。同期信号検出回路103と分周器105との間で同期がとれている場合には、セクタ108は窓発生器106の出力をゲート104に供給し、前のフレームの同期信号によって作られた窓により同期信号検出回路103の出力信号を分周器105に供給し、これによって、真の同期信号以外のノイズによる誤動作を防止する。

【0007】また、ドロップアウトなどによりフレーム同期信号が検出されない場合には、同期信号検出回路103の出力およびゲート104の出力は図9（A）のように欠落する。この場合でも、分周器105によりNビット毎に出力信号が現れる、すなわち、補間される。同期信号が検出されない場合、カウンタ107はリセットされず、窓発生器106の出力によりフレーム毎にカウントアップされる。カウンタ107はあらかじめセットされたカウント（ここでは4フレーム）になるとその出力が“H”になる。セクタ108はカウンタ107の出力が“H”になるとゲート104を開く。この状態になって同期信号検出回路103から初めて出力される信号がゲート104から出力され、分周器105およびカウンタ107はリセットされる。このとき分周器105はリセットされるとき出力信号を出力端子109に出力する。

【0008】しかし、もし図9（B）のように、カウンタ107の出力が“H”になって初めての同期信号検出回路103の出力がノイズである場合には、このノイズにより分周器105およびカウンタ107はリセットされる。このため窓発生器106はこのノイズからNビット目前後に数ビットの窓を生成する。したがって、ノイズの後に正しく同期信号が検出されたとしても、窓発生器106の窓出力と同期信号検出回路103の出力のタイミングが合わないため、ゲート104から出力信号は

得られず、つまり、同期がとれない。

【0009】

【発明が解決しようとする課題】従来のデジタル再生装置の、同期検出回路は以上のように構成されているので、ノイズなどが原因で同期信号が欠落した場合、ノイズの後に正しく同期信号が検出されたときでも同期がとれずに誤りの同期信号を作ってしまうという欠点がある。

【0010】この発明は、上記のような問題点の解消を目的としてなされたもので、同期信号が欠落してノイズなどの疑似同期信号が検出された場合でも適切な同期保護が可能な同期検出回路を得ることを目的とする。

【0011】

【課題を解決するための手段】この発明に係るデジタルデータ再生装置の同期検出回路は、記録媒体上に、各フレームが、データと区別可能な特定パターンをもつフレーム同期信号とが連続して配置されている場合に、この再生データをパラレルデータに変換するシリアルーパラレル変換手段と、前記パラレルデータから前記フレーム同期信号を検出してフレーム同期検出信号を出力する同期検出手段と、前記フレーム同期信号が欠落して検出できない場合に、クロックパルスを計数して内挿同期検出信号を発生する第1のカウントと、前記第1のカウントからの出力により特定の幅を持つ窓を出力する窓発生手段と、この窓内に前記フレーム同期検出信号または前記内挿同期検出信号のいずれかが検出された場合のみ、この検出信号を前記第1のカウントのリセット信号として出力する第1のゲート回路と、前記窓のオン・オフを制御する状態遷移制御手段と、前記窓オンの時のみ窓出力を有効にする第2のゲート回路と、前記窓オフの場合には前記同期検出手段により検出された前記フレーム同期検出信号をそのまま出力する第3のゲート回路とを備え、フレーム同期信号の検出および保護が可能となるように構成したものである。

【0012】また、前記フレーム同期検出信号をリセット信号として用い、クロックパルスを計数して1フレームを計数する毎に出力を変化させる第2のカウントと、前記フレーム同期検出信号と前記第2のカウントの出力とが一致したときのみ、フレーム同期検出信号と判断する第4のゲート回路とを備えたものである。

【0013】また、前記フレーム同期検出信号の判断手段を、請求項1記載の手段によるか、または請求項2記載の手段によるかを外部から選択する選択手段を備えたものである。

【0014】また、記録媒体上に各フレームは複数パターンのフレーム同期信号とデータとの連続で、前記フレームがある一定の配列をもって配置され1セクタを構成し、セクタ先頭に配された前記フレーム同期信号をセクタ同期信号とされるデジタル信号が記録されている場合に、この再生データをパラレルデータに変換するシ

アルーパラレル変換手段と、前記パラレルデータから前記フレーム同期信号を検出し、さらにその同期信号のタイプを検出する同期信号タイプ検出回路と、前記同期信号タイプ検出回路で検出された同期信号のタイプを符号化する第1の符号化手段と、前記第1の符号化手段から1フレーム前に出力された符号を保持する第1の符号保持手段と、前記第1の符号化手段と前記第1の符号保持手段とから出力される2つの符号の組合せから前記フレーム同期信号がセクタ内で何番目であるかを判断し、この判断結果を符号化する第2の符号化手段と、前記第2の符号化手段の出力をロードするか、またはカウントアップする第3のカウントと、前記第3のカウントの出力からセクタ先頭を判定するセクタ先頭判定手段とを備え、前記フレーム同期検出信号と前記セクタ先頭判定手段の出力結果とから前記セクタ同期検出信号を得るように構成したものである。

【0015】また、記録媒体上に各フレームは複数パターンのフレーム同期信号とデータとの連続で、前記フレームがある一定の配列をもって配置され1セクタを構成し、セクタ先頭に配された前記フレーム同期信号をセクタ同期信号とされるデジタル信号が記録されている場合に、時間軸で連続して検出された同期信号を前記第1の符号化手段で符号化し、同期信号タイプ検出回路から出力される同期信号タイプを複数の符号保持手段により保持し、この保持した複数の符号化された同期信号タイプの組合せから、検出された前記フレーム同期信号がセクタ内で何番目であるかを判断して符号化する第3の符号化手段と、前記第3の符号化手段からの出力をロードするか、またはカウントアップする前記第3のカウントと、前記第3のカウントの出力からセクタ先頭を判定するセクタ先頭判定手段とを備え、前記フレーム同期検出信号と前記セクタ先頭判定手段の出力結果とから前記セクタ同期検出信号を得るように構成したものであるから、前記複数の符号保持手段の付加により、セクタ同期信号の検出および保護の性能をより向上させることができる。

【0016】また、記録媒体上に各フレームは複数パターンのフレーム同期信号とデータとの連続で、前記フレームがある一定の配列をもって配置され1セクタを構成し、セクタ先頭に配された前記フレーム同期信号をセクタ同期信号とされるデジタル信号が記録されている場合に、各フレームが、複数パターンのフレーム同期信号とデータとの連続であって、前記フレームがある一定の配列をもって配置されて1セクタを構成し、かつ各セクタの先頭に配された前記フレーム同期信号をセクタ同期信号とするデジタル入力信号をパラレルデータに変換するシリアルーパラレル変換手段と、前記パラレルデータから前記フレーム同期信号を検出し、さらにその同期信号のタイプを検出する同期信号タイプ検出回路と、前記同期信号タイプ検出回路で検出された同期信号のタイプ

を符号化する第1の符号化手段と、前記第1の符号化手段から1フレーム前に出力された符号を保持する第1の符号保持手段と、前記第1の符号化手段と前記第1の符号保持手段とから出力される2つの符号の組合せから前記フレーム同期信号がセクタ内で何番目であるかを判断し、この判断結果を符号化する第2の符号化手段と、前記第2の符号化手段の出力をロードするか、またはカウンタアップする第3のカウンタと、前記第3のカウンタの出力からセクタ先頭を判定するセクタ先頭判定手段と、前記第3のカウンタへのロード条件を制御する制御手段とを備え、前記フレーム同期検出信号と前記セクタ先頭判定手段の出力結果とからセクタ同期検出信号を得るように構成したものである。

【0017】

【発明の実施の形態】以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。

実施の形態1. 図1は、この発明の実施の形態1であるデジタルデータ再生装置の同期検出部（フレーム同期信号検出および保護回路）を示すブロック図である。図において1はシリアル-パラレル変換器、2は同期信号検出部、5は1フレームを計数するカウンタ、6はカウンタ5の出力から窓（ある幅の間“L”を出力）を発生する窓発生器、7は窓のオン・オフを切り換える状態遷移カウンタ、8は窓の立ち上がりエッジを検出するエッジ抽出器、10はカウンタ出力から内挿同期信号を発生する内挿同期信号発生部、3、4、9および11はゲート回路で、9は窓オン状態のときに窓発生器6出力を導通させるゲート回路、3は窓オフ状態または窓オン状態での窓に対して“L”を出力するゲート回路、4は同期信号検出部2で検出されたフレーム同期信号が窓オフ状態で検出されるか、または窓内に検出されたときにこのフレーム同期信号を導通させるゲート回路、11は内挿同期信号発生部10の出力である内挿同期信号、または同期信号検出部2で検出したフレーム同期信号を出力するゲート回路である。

【0018】図2はDVD（デジタル・ビデオ・ディスク）の物理フォーマットを示す。各フレームは、複数パターン（DVDの場合8×4パターン、32ビット）存在するフレーム同期信号とデータとの連続で構成され、フレームが複数個一定のフレーム同期信号の配列をもって集まり、1セクタを構成する。以下、DVDを例にして説明する。

【0019】次に動作について説明する。上記したようなデジタル入力信号がシリアルに入力されるのを受けて、シリアル-パラレル変換器1はパラレルデータに変換する。同期信号検出部2はこのパラレルデータからフレーム同期信号に一致するパターンがあるか比較し、一致するパターンを検出した場合にはフレーム同期検出信号“L”を出力する。

【0020】例えば、状態遷移カウンタ7は、2ビット

ダウンカウンタで構成され、窓オン状態で、かつ窓内に同期信号を検出することができなかった場合、窓のエッジ抽出器8の出力をイネーブルにし、窓のエッジでカウンタダウンする。それ以外の場合には次のような手続きに従って表（STATE TABLE）の値をロードする。図1中の破線で囲まれた部分で示したように、表（STATE TABLE）は窓のオン/オフ（WINOFF__）、および同期ロック信号（JUST__）の組合せにより状態遷移カウンタ7にロードする値を決定する。

（1）窓オフ（WINOFF__=0）状態で同期信号を検出した場合（JUST__=0にして）、“1”をロードする。

（2）窓オン（WINOFF__=1）状態でかつ窓内に同期信号を検出したが、フレーム同期がとれていない（JUST__=1）場合、“2”をロードする。

（3）窓オン（WINOFF__=1）状態でかつ窓内に同期信号を検出し、さらに1488ビット間隔でフレーム同期がとれている（JUST__=0）場合には、“3”をロードする。但し、ここでWINOFF__及びJUST__は、それぞれWINOFF及びJUSTの反転信号を表す。

【0021】図3はそのタイミングの一例を示した図である。このケースでは、

（1）まず最初は窓はオフ状態にあり、状態遷移カウンタ7の値は“0”なので“L”を出力している。従って、ゲート3出力は“L”で、フレーム同期検出信号はゲート4を導通し、カウンタ5をリセットする。カウンタ5は1フレーム（1488ビット）カウンタで、このカウンタ5の出力から窓発生器6はある特定の幅を持った窓を発生させる。

（2）状態遷移カウンタ7は“1”をロードする。ある一定クロック後に窓はオン状態となる。

（3）窓オン状態であるので、窓発生器6で生成された窓がゲート回路9を導通してゲート回路3より出力される。ゲート回路4は窓内にフレーム同期信号が存在する場合にフレーム同期信号を導通するもので、これによってカウンタ5はリセットされる。これとともに、前に検出されたフレーム同期信号のちょうど1488クロック後に同期信号が検出され、つまりフレーム同期がとれているので状態遷移カウンタ7は“3”をロードする。窓のエッジ抽出器8で抽出されるエッジで“2”にカウンタダウンされる。

【0022】（4）次に、窓発生器6で生成された窓内には同期信号が検出されなかったため、窓のエッジで“1”にカウンタダウンされる。

（5）同様に“0”にカウンタダウンされ、状態遷移カウンタ7の出力が“0”になったとき、窓はオフされる。

カウンタ5は、1488クロック後に内挿同期信号発生

部10から内挿同期信号を出力し、フレーム同期が得られていない場合にもゲート回路11からフレーム同期信号が出力され、同期保護が行われる。フレーム同期が得られている場合にはこの内挿同期信号と同期信号検出部2で検出したフレーム同期信号は同タイミングでゲート回路11に入力され、フレーム同期信号が出力される。

【0023】PLL (Phase Locked Loop) 制御の状態などによっては、フレーム同期信号が検出されてから次の同期信号が検出されるまで、1488クロックより早く検出されることがある。この場合、窓オン状態で窓発生器6が生成した窓内にフレーム同期信号が検出されたのであれば、状態遷移カウンタ7は“1”をロードし、このフレーム同期信号によりカウンタ5はリセットされる。

【0024】また、1488クロックより遅く検出される場合、内挿同期信号発生部10から出力される内挿同期信号と、同期信号検出部2で検出したフレーム同期信号と、ゲート回路11から2度、フレーム同期信号を出力することがある。この場合も、カウンタ5は同期信号検出部2の出力のフレーム同期信号によりリセットされることになる。

【0025】実施の形態2. 図4は、この発明の実施の形態2であるデジタルデータ再生装置の同期検出部（フレーム同期信号検出および保護回路）を示すブロック図である。図において、図1と同一符号はそれぞれ同一または相当部分を示しており、12は検出された同期信号によりリセットされる1488クロックを計数するカウンタ、13は1488ビット毎に“L”を出力する1フレーム検出部、14は同期信号検出部2で検出した同期信号と、同様に次に検出された同期信号の間隔が1488ビットの場合のみ同期信号と見なすためのゲート回路、15はこのような同期信号の判定基準を外部入力により選択するセレクタである。

【0026】次に、実施の形態1と異なる部分の動作を説明する。カウンタ12は、同期信号検出部2で検出した同期信号によりリセットされ、1488クロック分カウントする。カウンタ12の出力から1フレーム検出部13が1488クロックを検出し、“L”を出力する。ゲート回路14で同期信号検出部2で検出した同期信号と、同様に次に検出された同期信号の間隔が1488ビットの場合のみ同期信号と見なし、“L”を出力する。セレクタ15は、同期信号の判定基準を1回同期信号を検出すると同期信号と見なすか、2回検出して初めて同期信号と見なすかを、外部入力により選択することができる。以降の動作は、実施の形態1で述べたものと同様であるので説明を省略する。この実施の形態によれば、ノイズなどによる疑似同期信号を検出することを防止できる。

【0027】実施の形態3. 図2で示したように、各フレームは複数パターン（DVDの場合8×4パターン、

32ビット）存在するフレーム同期信号が一定の配列をもって集まり、1セクタを構成する。ここで、フレーム同期信号SY0からSY7のタイプを同期信号タイプ、その同期信号タイプがセクタ内で何番目にあるものであるかを同期ナンバーと呼ぶことにする。

【0028】図5は、この発明の実施の形態3であるデジタルデータ再生装置の同期検出部（セクタ同期信号検出および保護回路）を示すブロック図である。図5において、1はシリアルーパラレル変換器、2aは同期信号検出部、23は同期信号タイプ符号化器、24はラッチ回路、25は同期ナンバー符号化器、26は同期ナンバーカウンタ、27はセクタ先頭検出部、28はセクタ同期信号を出力するゲート回路である。

【0029】次に動作について説明する。シリアルーパラレル変換器1は、シリアルに入力されるデジタル入力信号を受けて、パラレルデータに変換する。同期信号検出部2aは、この32ビットパラレルデータからフレーム同期信号がSY0からSY7のうち一致するパターンがあるかどうかを検出し、一致したパターンが存在した場合にはその同期信号タイプに対して“L”を出力する。例えば、SY2が入力されてきた場合、同期信号検出部2aは“11011111”のように出力する。同期信号タイプ符号化器23は、同期信号検出部2aの検出結果から同期信号タイプを、例えば0（同期パターンであることを示す）010（“2”を表す）のように4ビットで符号化する。

【0030】ラッチ回路24は、符号化された同期信号タイプを1フレーム毎に保持する。同期ナンバー符号化器25は、同期信号タイプ符号化器23およびラッチ回路24の出力から同期信号タイプの連続性をチェックする。例えばSY5, SY2の組合せなら同期ナンバー符号化器25で“01010010”→“00101”などに変換する。“00101”はこの組合せはセクタ内で4番目であることを示す。このように組合せが存在する、つまり連続性がとれている場合は同期ナンバーカウンタ26に対してロード信号を供給し、同期ナンバー符号化器25の出力をロードする。もし連続性がとれていない場合は同期ナンバーカウンタ26はロードせずにカウントアップする。

【0031】ここで同期ナンバーカウンタ26は、DVDでは26フレームを1セクタとするため26アップカウンタであり、セクタの先頭を検出するために使われるものである。先頭検出部27は、もし同期ナンバーカウンタ26の出力からセクタ先頭であることが判定できるときセクタ“L”を出力する。セクタ先頭で、かつフレーム同期信号が検出できた場合には、その同期信号をセクタ同期信号としてゲート回路28から出力する。

【0032】実施の形態4. 図6は、この発明の実施の形態4であるデジタルデータ再生装置の同期検出部（セクタ同期信号検出および保護回路）を示すブロック

図である。図において、図5と同一符号はそれぞれ同一または相当部分を示しており、31、32はラッチ回路、25aは同期ナンバー符号化器である。

【0033】次に動作について説明する。記録媒体から再生されて入力されたデジタル信号は、シリアル-パラレル変換器1でパラレルデータに変換される。同期信号検出部2aは、この32ビットパラレルデータからフレーム同期信号がSY0からSY7のうち一致するパターンがあるかどうかを検出する。同期信号タイプ符号化器23はその検出された同期信号タイプを符号化する。ラッチ回路31は符号化された同期信号タイプを保持し、ラッチ回路32はラッチ回路31で保持された同期信号タイプをさらに保持する。

【0034】同期ナンバー符号化器25aは、同期信号タイプ符号化器23、ラッチ回路31およびラッチ回路32の3つの連続する出力から同期信号タイプの連続性をチェックし、連続性がとれていれば同期ナンバーカウンタ26に対してロード信号を出力し、連続性がとれていなければ同期ナンバーカウンタ26はロードせずにカウントアップする。このため、実施の形態3よりもロードに関する条件が厳しくなるので、より適切な同期保護ができるようになる。ここで、同期ナンバーカウンタ26は、DVDでは26フレームを1セクタとするため26アップカウンタであり、セクタの先頭を検出するために使われるものである。もし同期ナンバーカウンタ26の出力からセクタ先頭であることが判定できたときセクタ先頭検出部27は“L”を出力する。セクタ先頭で、かつフレーム同期信号が検出できた場合には、その同期信号をセクタ同期信号としてゲート回路28から出力する。

【0035】また、ラッチ回路をさらに一つ付加して、同期信号タイプ符号化器23、および3つのラッチ回路の出力から連続性をチェックし、連続性がとれていれば同期ナンバーカウンタ26に対してロード信号を出力し、連続性がとれていなければ同期ナンバーカウンタ26はロードせずにカウントアップするように構成することもできる。このように、連続性チェックのためにラッチ回路を付加することにより、フレーム同期信号のパターンが化けるようなエラーに対して、セクタ同期信号の保護能力をより向上させることができる。

【0036】実施の形態5。図7は、この発明の実施の形態5であるデジタルデータ再生装置の同期検出部

(セクタ同期信号検出および保護回路)を示すブロック図である。図において、図6と同一符号はそれぞれ同一または相当部分を示しており、25bは同期ナンバー符号化器、41は比較器、42は2ビットのアップ・ダウンカウンタで、0から3までカウントし、0のときはさらにダウンせず、また3のときはさらにアップしないよう制限されている。43はアップ・ダウンカウンタ42の出力から“0”を検出する零検出器、44は同期ナン

バーカウンタ26のロード信号を作るゲート回路である。

【0037】次に動作について説明する。図2で示したように、各フレームは複数パターン(DVDの場合8×4パターン、32ビット)存在するフレーム同期信号が一定の配列をもって集まり、1セクタを構成する。シリアル-パラレル変換器1は、このようなデジタル入力信号を受けてパラレルデータに変換する。例えば、SY2が入力されてきた場合、同期信号検出部2aはこの32ビットパラレルデータからフレーム同期信号がSY0からSY7のうち一致するパターンがあるかどうかを検出し、この場合は“11011111”なので同期信号タイプ符号化器23はその検出結果から同期信号タイプを“0(同期パターンであることを示す)010

(“2”を表す)”と4ビットで符号化する。ラッチ回路24で符号化された同期信号タイプを1フレームの間、保持する。その際、フレーム同期信号からタイミング調整して作った信号をイネーブルとする。

【0038】同期ナンバー符号化器25bでは同期信号タイプ符号化器23およびラッチ回路24の出力の組合せから同期信号タイプの連続性をチェックする。連続性チェックのタイミングは上記したラッチタイミングと同様である。例えばSY5、SY2の組合せで入力された場合、この組合せはセクタ内で存在し、同期ナンバー符号化器25bで“01010010”→“0010100100”と変換する。前5ビット“00101”(図中α)がこの組合せはセクタ内で4番目であることを示す。

【0039】後5ビット“00100”(図中のβ(αの一つ前の値。ただし0の前は25である。))と同期ナンバーカウンタ26との出力を比較器41で大きさを比較し、この比較結果が等しければ“H”を、等しくなければ“L”を出力する。“H”が出力されている間にイネーブルがアクティブになったときには、アップ・ダウンカウンタ42はカウントアップし、同様に“L”のときにはダウンする。実施の形態3とは異なり、連続性がとれていれば同期ナンバーカウンタ26はロードせずにカウントアップする。(0から25までカウントアップし、25の次は0になる。)

【0040】もし連続性がとれていない場合には、比較器41の比較結果が等しくなく“L”を出力しているのでアップ・ダウンカウンタ42は1フレーム毎にカウントダウンし、この出力結果から零検出器43が“0”を検出し、かつ、同期信号タイプ符号化器23から実施の形態3で述べたロード信号が供されていたならば同期ナンバーカウンタ26では同期信号タイプ符号化器23の出力(前5ビット(α)の値)をロードする。

【0041】こうして同期ナンバーカウンタの出力からセクタ先頭であることが判定できたときセクタ先頭検出部27は“L”を出力する。セクタ先頭でかつフレーム

同期信号が検出できた場合には、その同期信号をセクタ同期信号としてゲート回路 28 から出力する。

【0042】データのエラーの状態によっては、これが例えば、同期信号パターンにエラーが混入され、SY5 が SY7 の化けた場合、“01110010” → “10101_10100” などと変換され、これはセクタ内で 20 番目であることを示し、誤ったカウントをしてしまうことがある。ここで記述した実施の形態 5 の回路によると、このようなエラーに対しても大変有効である。

【0043】

【発明の効果】この発明は、以上説明したように構成されているので、以下に示すような効果を奏する。

【0044】この発明によれば、記録媒体から再生されるデータをパラレルデータに変換するシリアル-パラレル変換手段と、変換後のパラレルデータから前記フレーム同期信号を検出してフレーム同期検出信号を出力する同期検出手段と、クロックパルスを計数して内挿同期検出信号を発生する第 1 のカウンタと、前記第 1 のカウンタの出力から特定の幅を持つ窓を出力する窓発生手段と、この窓内に前記フレーム同期検出信号または前記内挿同期検出信号のいずれかが検出された場合のみ、この信号を前記第 1 のカウンタのリセット信号として出力する第 1 のゲート回路と、前記窓のオン・オフを制御する状態遷移制御手段と、前記窓オンの時のみ窓出力を有効にする第 2 のゲート回路と、前記窓オフの場合には前記同期検出手段により検出された前記フレーム同期検出信号をそのまま出力するようにした第 3 のゲート回路とを備えたので、読み取られた同期信号パターン中にエラーがありフレーム同期信号が欠落した場合にも内挿同期検出信号を発生し同期が保護される。

【0045】さらに、前記フレーム同期検出信号をリセット信号として用い、クロックパルスを計数して 1 フレームを計数する毎に出力を変化する第 2 のカウンタと、前記フレーム同期検出信号と前記第 2 のカウンタの出力とが一致したときのみ、フレーム同期検出信号と判断する第 4 のゲート回路とを備えたので、読み取られた同期信号パターン中にエラーがありデータが疑似同期パターンをフレーム同期信号として検出してしまった場合にもそれを除外することができる。

【0046】さらにまた、前記フレーム同期検出信号の判断手段を、請求項 1 記載の手段によるか、または請求項 2 記載の手段によるかを外部から選択する選択手段を備えたので、データのエラーの状態などにより同期検出の精度を切り換えることができる。

【0047】また、各フレームが、複数パターンのフレーム同期信号とデータとの連続であって、前記フレームがある一定の配列をもって配置されて 1 セクタを構成し、かつ各セクタの先頭に配された前記フレーム同期信号をセクタ同期信号とするデジタル入力信号をパラレルデータに変換するシリアル-パラレル変換手段と、前

記パラレルデータから前記フレーム同期信号を検出し、さらにその同期信号のタイプを検出する同期信号タイプ検出回路と、前記同期信号タイプ検出回路から出力される同期信号のタイプを符号化する第 1 の符号化手段と、前記第 1 の符号化手段から 1 フレーム前に出力された符号を保持する第 1 の符号保持手段と、前記第 1 の符号化手段と前記第 1 の符号保持手段とから出力されるこの 2 つの符号の組合せから前記フレーム同期信号がセクタ内で何番目であるかを判断して符号化する第 2 の符号化手段と、前記第 2 の符号化手段の出力をロードするか、またはカウントアップする第 3 のカウンタと、前記第 3 のカウンタの出力からセクタ先頭を判定するセクタ先頭判定手段とを備え、前記フレーム同期検出信号と前記セクタ先頭判定手段の出力結果とから前記セクタ同期検出信号を得るように構成したので、迅速にセクタ同期信号を検出し、また内挿セクタ同期信号を生成することができ、同期信号の保護に関して迅速な対応が可能である。

【0048】さらに、時間軸で連続して検出された同期信号を前記第 1 の符号化手段で符号化し、同期信号タイプ検出回路から出力される同期信号タイプを複数の符号保持手段により保持し、この保持した複数の符号化された同期信号タイプの組合せから、検出された前記フレーム同期信号がセクタ内で何番目であるかを判断して符号化する第 3 の符号化手段と、前記第 3 の符号化手段からの出力をロードするか、またはカウントアップする前記第 3 のカウンタと、前記第 3 のカウンタの出力からセクタ先頭を判定するセクタ先頭判定手段とを備え、前記フレーム同期検出信号と前記セクタ先頭判定手段の出力結果とから前記セクタ同期検出信号を得るように構成したので、迅速にセクタ同期信号を検出し、また内挿セクタ同期信号を生成することができ、特に、同期信号パターンが他の異なるタイプの同期信号パターンに化けてしまうようなエラーが起こりうるデータのエラー状態の悪い場合に、有効な同期信号の保護が可能である。

【0049】また、記録媒体上に各フレームは複数パターンのフレーム同期信号およびデータの連続がある一定の配列をもって 1 セクタを構成し記録されている場合に、記録媒体から再生されるデータをパラレルデータに変換するシリアル-パラレル変換手段と、前記パラレルデータから前記フレーム同期信号を検出し、さらにその同期信号のタイプを検出する同期信号タイプ検出回路と、前記同期信号タイプ検出回路で検出れた同期信号のタイプを符号化する第 1 の符号化手段と、前記第 1 の符号化手段から 1 フレーム前に出力された符号を保持する第 1 の符号保持手段と、前記第 1 の符号化手段と前記第 1 の符号保持手段とから出力される 2 つの符号の組合せから前記フレーム同期信号がセクタ内で何番目であるかを判断し、この判断結果を符号化する第 2 の符号化手段と、前記第 2 の符号化手段の出力をロードするか、またはカウントアップする第 3 のカウンタと、前記第 3 のカ

10

20

30

40

50

15

ウンタの出力からセクタ先頭を判定するセクタ先頭判定手段と、前記第3のカウンタへのロード条件を制御する制御手段とを備え、前記フレーム同期検出信号と前記セクタ先頭判定手段の出力結果とから前記セクタ同期検出信号を得るように構成したので、データのエラー状態によって起こりうる同期信号パターンが他の異なるタイプの同期信号パターンに化けてしまうようなエラーに対して、より適切な同期信号の保護が可能であるという効果がある。

【図面の簡単な説明】

【図1】 この発明の実施の形態1におけるフレーム同期信号検出部のブロック図である。

【図2】 DVDの再生データのセクタ物理フォーマットを示す図である。

【図3】 実施の形態1における状態遷移カウンタの出力タイミングの一例を示す図である。

【図4】 この発明の実施の形態2におけるフレーム同期信号検出部のブロック図である。

【図5】 この発明の実施の形態3におけるセクタ同期信号検出部のブロック図である。

16

【図6】 この発明の実施の形態4におけるセクタ同期信号検出部のブロック図である。

【図7】 この発明の実施の形態5におけるセクタ同期信号検出部のブロック図である。

【図8】 従来の同期信号検出・保護回路の構成を示すブロック図である。


【図9】 従来の同期信号検出・保護回路における動作説明のためのタイミング図である。

【符号の説明】


- 10 1 シリアルーパラレル変換器、2, 2a 同期信号検出部、5 カウンタ、6 窓発生器、7 状態遷移カウンタ、8 窓のエッジ抽出器、10 内挿同期信号発生部、12 1488カウンタ、13 1フレーム検出部、15 セレクタ、3, 4, 9, 11, 14, 28, 44 ゲート回路、23 同期信号タイプ符号化器、24, 31, 32 ラッチ回路、25, 25a, 25b 同期ナンバー符号化器、26 同期ナンバーカウンタ、27 セクタ先頭検出部、41 比較器、42 アップ・ダウンカウンタ、43 零検出器。

20


【図1】




【図2】




【図3】




【図4】




【図5】




【図 6】




【図 7】



【図8】



【図9】



【手続補正書】

【提出日】平成8年9月17日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】0020

【補正方法】変更

【補正内容】

【0020】例えば、状態遷移カウンタ7は、2ビットダウンカウンタで構成され、窓オン状態で、かつ窓内に同期信号を検出することができなかった場合、窓のエッジ抽出器8の出力をイネーブルにし、窓のエッジでカウンタダウンする。それ以外の場合には次のような手続きに従って表(STATE TABLE)の値をロードする。図1中の

破線で囲まれた部分で示したように、表(STATE TABLE)は窓のオン/オフ(WINOFF)、および同期ロック信号(JUST)の組合せにより状態遷移カウンタ7にロードする値を決定する。

(1) 窓オフ(WINOFF=0)状態で同期信号を検出した場合(JUST=0にして)、“1”をロードする。

(2) 窓オン(WINOFF=1)状態でかつ窓内に同期信号を検出したが、フレーム同期がとれていない(JUST=1)場合、“2”をロードする。

(3) 窓オン(WINOFF=1)状態でかつ窓内に同期信号を検出し、さらに1488ビット間隔でフレーム同期がとれている(JUST=0)場合には、“3”をロードする。

フロントページの続き

(72)発明者 松井 滋

東京都千代田区丸の内二丁目2番3号 三菱電機株式会社内

(72)発明者 平塚 由香里

東京都千代田区丸の内二丁目2番3号 三菱電機株式会社内